modelsim se（HDL语言仿真软件) v10.1c破解版

< >

好玩

坑爹

应用语言：中文
应用大�。�302.8M
更新时间：2017-06-20 16:3
发行时间：
应用类型：普通
应用标签： modelsim se

modelsimse（HDL语言仿真软件）v10.1c破解版广泛应用于工业设计、数学等多个领域，可以帮助设计者进行混合仿真、跨平台仿真、HDL任意混合|，而且编译仿真速度快，是FPGA/ASIC设计的首选仿真软件�；炯蚪镸odelsim仿真工具是Model公司开发的。它支持Verilog、V[更多]

大�。�302.8M

应用介绍

modelsim se（HDL语言仿真软件）v10.1c破解版广泛应用于工业设计、数学等多个领域，可以帮助设计者进行混合仿真、跨平台仿真、HDL任意混合，而且编译仿真速度快，是FPGA/ASIC设计的首选仿真软件。

基本简介

Modelsim仿真工具是Model公司开发的。它支持Verilog、、VHDL以及他们的混合仿真、，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句、，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值、，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等、，比quartus自带的仿真器功能强大的多、，是目前业界最通用的仿真器之一。

对于初学者、，modelsim自带的教程是一个很好的选择、，在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用、，简单易懂、。但是它也有缺点，就是它里面所有事例的初期准备工作都已经放在example文件夹里、，直接将它们添加到modelsim就可以用、，它假设使用者对当前操作的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备、。

软件特色

RTL和门级优化、，本地编译结构，编译仿真速度快、，跨平台跨版本仿真、；
单内核VHDL和Verilog混合仿真；
源代码模版和助手、，项目管理、；
集成了性能分析、波形比较、、代码覆盖┃、数据流ChaseX┃、Signal Spy、虚拟对象Virtual Object┃、Memory窗口┃、Assertion窗口、源码窗口显示信号值┃、信号条件断点等众多调试功能┃；
C和Tcl/Tk接口，C调试┃；
对SystemC的直接支持┃，和HDL任意混合；
支持SystemVerilog的设计功能┃；
对系统级描述语言的最全面支持┃，SystemVerilog，SystemC┃，PSL┃；
ASIC Sign off。
可以单独或同时进行行为（behavioral）┃、RTL级┃、和门级（gate-level）的代码。

使用方法

1 解压安装工具包开始安装┃，安装时选择Full product安装┃。当出现Install Hardware Security Key Driver时选择否。当出现Add Modelsim To Path选择是┃。出现Modelsim License Wizard时选择Close┃。
2 在C盘根目录新建一个文件夹flexlm，用Keygen产生一个License.dat,然后复制到该文件夹下┃。若License通过┃，但是打开ModelSim仍出错，则将系统时间调到2008年之前|，重新生成License，再将时间调回来即可|。
3 修改系统的环境变量|。右键点击桌面我的电脑图标，属性->高级->环境变量->（系统变量）新建|。按下图所示内容填写|，变量值内如果已经有别的路径了，请用";"将其与要填的路径分开|。LM_LICENSE_FILE = c:\flexlm\license.dat
4 安装完毕|，可以运行|。